Milí knihomoli, želáme Vám naplnený a úspešný rok 2023 !
Logo
Neviete si rady? Zavolajte.
pondelok - piatok: 7:30 - 16:30
0 ks
za 0 €
Nákupný košík je prázdny
Potrebujete poradiť? Neváhajte nás kontaktovať.
Nakúpte ešte za 39 € a máte dopravu ZADARMO
Novinky
08.04.2022
Edičné plány
ODKAZ NA EDIČNÉ PLÁNY čítať celé
Zobraziť všetky novinky

 

poloha-daryzivota

 

 
 
                                           

 
  1. Úvod
  2. Učebnice, odborná literatúra
  3. Prírodné vedy
  4. Matematika, štatistika
  5. Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů

Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů

Jaromír Kolouch

Kniha je určena pro čtenáře, který se chce seznámit s jazykem Verilog a použít ho pro návrh programovatelných logických obvodu. U čtenáře se předpoklá... celý popis
Dostupnosť
Dostupná do 7 dní
Cena pred zľavou
46,62 €
34,50 €
31,36 €
bez DPH
ks
Číslo produktu:9875884
EAN kód:9788021445161
Vydavateľ:Vutium
Počet strán:260
Jazyk:český
Väzba:brožované
Strážiť cenu / dostupnosť
Kompletné špecifikácie
Kniha je určena pro čtenáře, který se chce seznámit s jazykem Verilog a použít ho pro návrh programovatelných logických obvodu. U čtenáře se předpokládá znalost číslicové elektroniky v rozsahu odpovídajícím úrovni bakalářského studia elektrotechnických vysokých škol. Autor postupně seznamuje čtenáře se syntaxí jazyka Verilog a dále s prostředky jazyka Verilog pro verifikaci číslicových systému. Nejrozsáhlejší (čtvrtá) kapitola je věnována velkému množstvím příkladu konstrukcí v jazyce Verilog. Na příkladech jsou čtenáři předkládány modely nejpoužívanějších číslicových bloku od jednodušších (kombinační obvody, klopné obvody atd.) až po složitější (konečné stavové automaty, různé typy pamětí). Poslední kapitola knihy je pak věnována jazyku SystemVerilog, který z jazyka Verilog vychází a velmi významně ho rozšiřuje. Zmíněny jsou na příkladech konstrukce v jazyce SystemVerilog-2005 i jeho rozšíření SystemVerilog-2009. Velmi vítám, že autor tuto kapitolu do knihy zařadil, protože SystemVerilog je velmi perspektivní jazyk. Podrobný popis syntaxe jazyka Verilog, jako je v předložené knize, dosud nevyšel v češtině ani slovenštině. V současné době se jazyk Verilog a SystemVerilog využívá pro popis číslicových systému ve velké míře. Je tedy velmi žádoucí, aby se studenti elektrotechnických fakult s tímto jazykem seznámili již v průběhu studia a přípravy na jejich budoucí praxi. Doc. Ing. Martin Poupa, Ph.D.

Dátum vydania: 15.5.2012
Vydanie: 1.
Väzba: brožovaná
ISBN: 978-80-2144-516-1
Strán: 260
Na stiahnutie
Tovar zaradený v kategóriách
Kde nás nájdete

Bratislavská 12

Žilina, 010 01

Zaparkovať môžte na chodniku, priamo pred schodami do kancelárie. 

Kontakty
Logo
Daryzivota.sk
Katka
pondelok - piatok: 7:30 - 16:30
Vytvorené na Eshop-rychlo.skEshop-rychlo.sk